BACK TO LIST[ SESSION DETAILS / 세션 주요 내용 ]
From PHY to System: Measurement Approaches for Validating AI Memory
Memory technology evolution—from DDR5 / LPDDR5 to emerging LPDDR6 and DDR6 standards—brings a new set of electrical and system-level test challenges.
In this session, we’ll dissect the key technical hurdles that arise with higher data rates, tighter timing budgets, and
more complex system training, including adaptive equalization.
Drawing on industry test solution roadmaps and standards developments, we will detail how to leverage next-generation compliance software,
high-bandwidth oscilloscopes, stress-calibrated receiver testing, and low-loading probes and interposers to validate both device and subsystem performance.
Attendees will gain a clear picture of where test automation reduces manual overhead,
how de-embedding and signal integrity techniques preserve measurement fidelity at higher speeds.
Best practices and test procedures for DDR5 and LPDDR5 will be reviewed as well as what capabilities will be critical for DDR6
and LPDDR6 validation in AI, automotive, and cloud computing applications.
PHY부터 시스템까지: AI 메모리 검증을 위한 측정 방법
DDR5와 LPDDR5에서 LPDDR6 및 DDR6로 발전하는 메모리 기술은 새로운 전기적·시스템 수준의 테스트 과제를 제시하고 있습니다.
본 발표에서는 데이터 전송 속도의 증가, 더욱 엄격해진 타이밍 요구사항, 적응형 이퀄라이제이션을 포함한 복잡한 시스템 트레이닝 과정에서 발생하는 핵심 기술적 문제를 분석합니다.
또한 업계의 테스트 솔루션 로드맵과 표준 개발 동향을 바탕으로 차세대 적합성 시험 소프트웨어, 고대역폭 오실로스코프, 스트레스 보정(Stress-Calibrated) 수신기 시험,
저부하 프로브 및 인터포저 등을 활용하여 디바이스와 시스템 성능을 검증하는 방법을 소개합니다.
참석자들은 테스트 자동화가 수작업을 어떻게 줄일 수 있는지, 그리고 디임베딩(De-embedding) 및 신호 무결성(Signal Integrity) 기술이
고속 환경에서 측정 정확도를 어떻게 유지하는지를 이해할 수 있습니다.
아울러 DDR5와 LPDDR5의 모범적인 시험 절차를 살펴보고, AI, 자동차, 클라우드 컴퓨팅 분야에서 DDR6 및 LPDDR6 검증을 위해 반드시 필요한 시험 역량도 함께 소개합니다.